岗位职责： 1. 完成芯片内部SOC IP模块/子系统RTL代码开发和设计文档&SDC交付； 2. 完成子系统级/芯片级系统集成工作； 3. 完成Lint/CDC/RDC等RTL代码检查和SDC的撰写； 4. 完成自动化流程脚本开发、更新和维护的工作； 5. 协助完成模块/系统的FPGA/EMU原型验证； 6. 协助SOC DV团队完成模块验证和SOC级别验证； 7. 配合中后端紧密合作完成模块的时序收敛和流片签核等工作; 8. 参与芯片的调试工作，根据需要输出方案报告； 任职要求： 1. 熟悉Verilog，System Verilog语言，会使用VCS/Verdi等开发工具； 2. 熟悉Linux开发环境，熟悉Makefile/TCL/CShell/Python/Perl等脚本语言； 3. 熟悉芯片设计前端开发流程，有RTL代码开发经验； 4. 熟悉RTL代码质量检查LINT/CDC/RDC流程； 5. 具备独立工作能力和解决问题的能力，良好的思辨能力与自驱力； 6. 良好的团队协作能力，善于沟通，乐于合作； 7. 热爱芯片开发工作，能够胜任有挑战的工作，勇于解决技术难题； 8. 集成电路/微电子/电路/计算机等相关专业。