帝奥微数字IC设计工程师（超高速方向）岗位的投递截止时间？

该岗位投递截止日期为招满即止，请尽快投递。数据来源：校招宝招聘库。

帝奥微数字IC设计工程师（超高速方向）岗位工作地点在哪？

该岗位工作地点：广东省·深圳。数据来源：校招宝招聘库。

帝奥微数字IC设计工程师（超高速方向）需要笔试吗？

该岗位笔试要求：未明确。数据来源：校招宝招聘库。

帝奥微

Q: 帝奥微 数字IC设计工程师（超高速方向） 岗位的投递截止时间？

该岗位投递截止日期为 招满即止，请尽快投递。数据来源：校招宝招聘库。

校招

岗位信息

招聘岗位

数字IC设计工程师（超高速方向）

工作城市

广东省·深圳

学历要求

硕士

是否笔试

未明确

招聘批次

校招

截止日期

招满即止

发布日期

2026-08-06

📋 岗位职责 / 任职要求

岗位职责

1、参与数字逻辑电路设计：在资深工程师指导下，参与从架构定义到RTL编码的数字逻辑电路设计与实现； 2、参与模块规格分解与交付：协助完成子系统规格及功能分解，参与各子模块的数字逻辑代码编写、网表生成、设计文档撰写及可维可测方案制定； 3、参与综合与时序分析：协助完成数字电路的综合（Synthesis）、静态时序分析（STA），参与资源占用评估与功耗优化工作； 4、在导师带领下，参与芯片性能（Performance）、功耗（Power）、面积（Area）指标的优化与迭代； 5、配合芯片软件工程师（FW/SW）完成数字设计相关工作的对接与支持。

任职要求

1、 2027届硕士及以上学历，微电子、集成电路、电子工程、通信等相关专业； 2、具备扎实的数字电路基础理论知识，熟悉数字IC前端设计流程； 3、熟练掌握Verilog硬件描述语言，有扎实的RTL coding能力；在校期间使用过Synopsys或Cadence前端EDA工具��如VCS/DC/PT/Genus等）者优先； 4、了解完整的ASIC设计周期（从规格定义、RTL设计、验证、综合、STA、功耗规划到回片验证等环节的基本概念）； 5、对高速接口协议（PCIe、USB、DP、HDMI等）有一定了解或课题研究经历； 6、英文读写能力良好，能阅读英文技术文献及芯片Datasheet； 7、逻辑清晰，善于主动学习，有较强的自我驱动力和团队协作精神。

🏢 企业简介

成立2010 年总部上海

帝奥微是国内领先的模拟芯片设计企业，专注于高性能模拟及混合信号集成电路的研发与销售，产品广泛应用于消费电子、通信设备、工业控制及汽车电子等领域。公司总部位于上海，在南通、杭州、武汉、深圳、苏州等城市布局研发与业务团队，形成覆盖长三角、珠三角及中部重点城市的用人网络。作为快速成长的民营科技企业，帝奥微在信号链、电源管理等核心方向持续投入技术攻坚，具备完整的芯片定义到量产能力。对于应届生而言，公司提供贴近产业前沿的技术赛道、清晰的双通道职业发展路径，以及参与核心项目从0到1落地的实践机会，在国产半导体崛起背景下拥有稳定的成长空间与广阔前景。