后摩智能

【岗位职责】 1. 参与 SoC/IP 模块验证计划制定，根据 spec 提取验证需求、设计验证策略，编写 testplan 2. 使用 SystemVerilog/UVM 搭建验证环境，开发 sequence、driver、monitor、scoreboard、reference model 3. 定向激励开发、回归调试、波形定位，分析 bug，配合设计工程师完成 bug 修复 4. 开展覆盖率收敛：line/cond/tgl/fsm，进行覆盖率分析、冗余点排除、补充定向 case 5. 参与 IP 子系统集成验证、跨模块接口验证、CDC 异步验证，协助开展 Palladium 硬件仿真平台的环境调试 6. 整理验证文档：testplan、回归报告、覆盖率报告、release note 【任职要求】 1. 微电子、集成电路、电子科学与技术、通信、自动化等相关专业，本科及以上，26/27 届应届生 2. 掌握数字电路基础，理解时序逻辑、组合逻辑、异步 CDC、FIFO、AXI/APB 等常用总线协议 3. 熟悉 SystemVerilog，了解 UVM 验证方法学，有独立搭建验证环境或开发 sequence 经验优先 4. 会使用 VCS、Verdi、URG 等仿真、debug、覆盖率工具；了解 Makefile/Python/Shell 脚本优先 5. 具备良好的 debug 思维，能够看懂波形、定位时序 / 功能 bug，具备严谨的文档习惯 6. 加分项： - 有 DDR、PCIe、NPU、RISC-V 核等 IP 验证项目经验 - 懂 formal 验证（VC Formal）、硬件仿真（Palladium） - 熟悉覆盖率收敛、断言（SVA）、SDF 时序仿真