后摩智能

【岗位职责】 1. 参与 SoC 子系统或 IP 模块的规格定义、架构设计及技术文档撰写 2. 使用 Verilog/SystemVerilog 完成 RTL 设计开发，确保满足 PPA 指标要求 3. 掌握数字前端设计流程，配合团队按时完成设计交付 4. 协同验证、后端及软件团队，推进子系统与 IP 模块的开发与落地 【任职要求】 职位要求 1. 电子工程、微电子、集成电路、计算机等相关专业，硕士及以上学历 2. 熟练掌握 Verilog/SystemVerilog，具备扎实的 RTL 编码能力与逻辑思维 3. 熟悉 VCS、Verdi、Spyglass 等主流 EDA 工具 4. 具备扎实的数字电路基础；有芯片相关科研项目、竞赛或实习经验者优先（无硬性流片经验要求） 5. 对 AI 辅助芯片设计有浓厚兴趣与热情 岗位加分项 1. 熟悉 AXI/AHB/APB 等主流总线协议，有总线设计或第三方 IP 集成/调用经验 2. 了解低功耗设计理念及优化技术，如 UPF、Clock Gating 等 3. 了解 SoC 顶层集成，有时钟、复位、中断或 Trace 等模块设计经验