英伟达

岗位职责：参与数字芯片从 RTL frozen 到 Tape-out 的物理设计相关工作 负责或参与综合、形式验证、时序约束定义、时序分析与 timing closure 与 ASIC/PR 团队协作完成 chip integration、partition、floorplan 及 full-chip timing closure 支持特殊模式时序收敛，如 IO、Test、Clock、Async 等 参与 function ECO、flow automation 及 methodology 开发 任职要求：硕士及以上，EE / 微电子 / 集成电路等相关专业，2027届毕业生 有 IC 设计实现相关项目经验 学过电路设计、数字设计等相关课程 熟悉 Synopsys / Cadence EDA 工具者优先，如 DC、PT、Formality、RC、LEC 会 Python 或 Tcl 加分 英文读写良好 加分项 ASIC PD / 综合 / STA / Timing Closure / Formality / DC / PT / Tcl / Python / 数字后端 / 集成电路