曦栎半导体科技（广东）有限公司

1. 参与高速 PAM4 SerDes 中模拟/混合信号电路的设计与开发，针对64G~224G高速率的要求，设计满足眼图裕量、抖动容限、线性度及低功耗指标的高性能模拟前端电路，包括但不限于：发送端（TX）驱动器（Driver/DAC）、接收端（RX）连续时间线性均衡器（CTLE）、可变增益放大器（VGA）、时间交织模数转换器（TI-ADC）、时钟数据恢复电路（CDR）、低抖动锁相环（Low Jitter PLL）、高精度相位插值器（PI）等关键模块，完成 PVT 及 Monte Carlo 仿真验证。 2. 对模拟模块（TX、FFE、CTLE、DFE、CDR等）进行行为级建模，支持系统级仿真与性能验证。 3. 与系统算法工程师和数字设计工程师配合完成自适应均衡、各类电路和时钟校准等算法方案和流程，并与数字电路联合仿真验证。 4. 指导版图工程师完成关键高速模块（如高速数据路径、时钟网络、敏感信号线）的物理实现，确保寄生匹配与噪声隔离。 5. 完成详细设计文档、仿真报告及测试计划。