先导科技集团

1.参与ISP/图像处理相关模块及子系统的验证计划制定、测试点分解和验证方案设计。 2.参与SoC级/子系统级验证，包括IP集成验证、总线互联验证、系统场景验证、低功耗验证等。 3.搭建模块级/子系统级验证平台，基于SystemVerilog/UVM开发测试用例、断言和参考模型。 4.执行随机测试、定向测试和回归测试，完成功能覆盖率和代码覆盖率收集与分析。 5.参与形式验证、门级仿真、低功耗验证、FPGA原型验证和硅前系统验证。 6.定位并复现设计缺陷，与设计团队协作完成问题闭环。 7.编写验证文档、覆盖率报告和验证评审材料。

1.电子工程、微电子、计算机、通信、自动化等相关专业本科及以上学历。 2.数字电路基础扎实，理解组合逻辑、时序逻辑、状态机、FIFO、跨时钟域处理等基本概念。 掌握SystemVerilog，了解UVM验证方法学。 3.了解数字IC验证流程，包括验证计划、测试平台、断言、覆盖率、回归等。 4.了解SoC验证基本流程，包括子系统/系统级验证、总线互联验证、IP集成验证、系统场景验证等；了解AMBA总线协议，如AXI/AHB/APB者优先。 对图像处理或ISP算法有一定理解，具备以下经历之一者优先： ISP/图像处理相关模块验证、课程设计、科研项目、实习或竞赛 图像处理算法的MATLAB/Python/C模型理解或定点化经验 FPGA图像处理项目、摄像头图像链路项目 熟悉Python/Perl/Tcl/Makefile等脚本语言者优先。 能够阅读英文技术文档和协议规范。 具备良好的学习能力、问题分析能力、沟通协作能力和文档撰写能力。