合见工软

1. 参与复杂SoC/IP芯片的物理实现工作，支持先进工艺节点下的数字后端设计流程； 2. 协同前端集成团队，理解芯片架构与时钟方案，参与早期物理可行性评估与规划； 3. 负责模块级或顶层版图规划（Floorplan）、布局布线（P&R）、时序分析（STA）、物理验证（PV）及电源完整性（PI）等签核工作； 4. 参与物理设计流程优化与自动化脚本开发。

1. 计算机科学、电子工程或相关专业本科及以上学历， 2. 具备数字电路基础，了解CMOS工艺、时序分析、低功耗设计等物理设计相关概念； 3. 熟悉主流EDA工具（如Innovus、PrimeTime、Calibre等）者优先； 4. 具备Tcl/Python/Perl等至少一种脚本语言基础者优先； 5. 有DDR、PCIe接口设计或16nm及以下工艺节点项目经验者优先； 6. 具备良好的沟通协作能力与学习能力。