合见工软

1. 参与数字IC模块级验证工作，完成UVM验证环境的基础搭建、测试用例编写与仿真调试，覆盖功能点与边界场景。 2. 参与LPDDR/DDR等存储类IP的协议验证辅助工作，对照协议规格文档梳理验证点，完成测试用例开发。 3. 定位仿真过程中出现的功能异常、时序报错问题，整理仿真日志与Bug记录，输出基础验证报告与问题复盘文档。 4. 参与验证流程优化工作，协助编写Python/Shell自动化脚本，提升仿真回归、日志分析的执行效率。 5. 完成模块级功能联调，跟进验证闭环，确保交付的验证结果符合项目流片要求。

1. 微电子、电子工程、集成电路、通信工程、计算机等相关专业本科及以上学历，具备扎实的数字电路基础知识。 2. 了解SystemVerilog基础语法，对UVM验证方法学有基础认知，在校期间有相关课程设计、实训项目经验优先。 3. 熟悉Linux基本操作，掌握C语言基础，会使用Python编写简单自动化脚本者优先。 4. 了解DDR/LPDDR等存储协议基础概念，有相关IP验证项目经历、流片参与经验者可优先考虑。 5. 具备良好的问题排查思路，对芯片调试有浓厚兴趣，工作严谨细致，有较强的团队协作意识和文档输出能力。