合见工软

1、针对高速SerDes系统中的高频损伤、低频损伤、时钟抖动等信道损伤，设计相对应的DSP补偿算法，包括算法浮点验证、选型，定点化设计及相关设计文档的撰写等； 2、开发用于SerDes系统仿真和验证的MATLAB/Python/C++系统模型，帮助评估系统性能，并追踪协议标准、进行指标分解； 3、深入理解CDR、FFE、DFE、MLSD等算法原理，并编写相关代码进行实现； 4、与RTL数字设计团队紧密合作，参与算法性能、功耗、面积优化的迭代，配合完成算法代码与RTL电路的bit级比对；

1、通信工程、电子信息、应用数学或相关专业硕士及以上学历； 2、熟悉SERDES工作原理，包括编码、眼图分析、BER计算等；深入理解CDR、FFE、DFE、MLSD等DSP算法的原理，并有相关代码实现经验； 3、精通MATLAB/Python/C++，具备扎实的编程基础和系统建模能力； 4、熟悉各类信道损伤的建模分析方法，包括获取信道脉冲响应、频谱响应、SNR计算等； 5、掌握通信原理和数字信号处理核心知识，有扎实的数学基础； 6、具备丰富的文献或专利阅读经验，能从中提取有效信息解决实际问题；