合见工软

岗位方向： AI × 芯片设计验证 × EDA 岗位职责： 参与 UVD Debug Agent 的设计与优化，探索 AI 在芯片验证及调试场景中的应用。 开发智能分析工具，实现日志/波形分析、错误定位、结果总结及调试建议生成。 结合 LLM、RAG、工具调用等技术构建 Agent 工作流，提升准确性与效率。 对接仿真器、波形工具及验证平台，打通问题发现到修复验证的全流程。 建设 SystemVerilog/UVM 调试案例与评测数据集，建立自动化评估体系。 跟踪 AI for EDA 前沿技术，推动智能调试工具在实际研发中落地。

硕士及以下学历，电子/微电子/计算机/自动化等相关专业。 熟悉 C/C++/Python/Shell；熟悉 LLM、RAG、Agent 等 AI 技术。 了解数字芯片验证流程（RTL/仿真/覆盖率），能分析编译仿真日志及 EDA 数据。 责任心强，思维敏捷，具备良好的沟通协作与问题拆解能力。 优先条件： 熟悉 SystemVerilog/UVM，或有数字 IC/FPGA 验证项目经验。 使用过 VCS、Verdi、Questa 等主流仿真或调试工具。 有 LLM 应用开发经验，熟悉 Prompt Engineering、RAG、Function Calling、MCP 或多 Agent 工作流。 熟悉 Linux、Git 及常见自动化测试工具。 有相关竞赛、论文、开源项目或实习经历，对 AI for EDA 有浓厚兴趣。 我们期待你： 理解模型能力边界，能通过工程方法提升结果可靠性。 能从复杂验证场景的日志、代码和波形中提炼关键问题。 对构建可落地、可评测、可持续迭代的智能研发工具有热情。