负责射频芯片 PLL、各类振荡器时钟模块设计、仿真优化； 对接算法、数字团队，根据通信标准确定时钟各项性能指标； 制定版图规范，指导射频版图实现；参与芯片与系统测试，解决时钟类故障； 输出完整设计文档，参与各阶段设计评审。

集成电路、电子工程硕士及以上学历； 熟悉射频 / 模拟 IC，掌握 PLL 核心原理与关键指标，有 PLL 相关科研项目经验优先； 熟练使用主流 IC 设计软件，掌握至少一款电磁仿真工具； 会 Matlab/Skill/Ocean/Perl/C 任一语言做脚本开发；了解无线通信知识； 逻辑清晰，动手分析调试能力强，沟通协作良好。