1、根据电路原理图、设计规格书及Foundry工艺规范，负责模块级与TOP级全定制版图布局布线工作，完成器件摆放、走线布局、电源地规划等； 2、针对电路性能需求，完成器件匹配、对称布局、寄生参数优化、抗干扰、ESD防护、Latch-up防护等版图专项优化，降低寄生电容、寄生电阻对电路时序、增益、噪声的影响，适配高压、高精度、高速芯片设计要求； 3、熟练运用Calibre等专业工具，独立完成版图DRC、LVS、ERC、ANT、DFM等全套物理验证工作，精准排查工艺违例、电路匹配错误、天线效应、电气规则异常等问题，输出整改方案并完成迭代修复，确保版图100%通���验证； 4、完成版图寄生参数提取（RC参数提取），配合前端设计工程师完成电路后仿真、时序分析、性能复测，根据仿真结果优化版图结构，保障芯片前后端设计一致性与功能完整性。

1、学历专业 硕士及以上学历，微电子科学与工程、集成电路设计与集成系统、电子科学与技术等电子信息相关专业。 2、专业技能 a、掌握IC版图设计基础理论，熟悉CMOS、数模混合电路版图设计要点，了解器件匹配、寄生效应、天线效应、闩锁效应等核心问题的规避方案； b、熟悉主流版图设计与验证工具，了解Cadence Virtuoso、Calibre、Mentor等工具的基础操作，熟悉DRC、LVS、ERC验证流程与常见报错整改逻辑； c、具备基础电路识图能力，能看懂模拟、数字电路原理图，可精准对接前端设计需求。 3、素质能力 a、工作严谨细致、责任心强，具备极强的耐心和专注力，适配版图设计精细化、迭代性的工作特性； b、具备良好的逻辑思维、问题排查能力，能独立分析并解决版图验证、性能优化中的常见问题； c、具备良好的团队协作与沟通能力，可高效配合前后端研发团队推进项目； d、学习能力强，愿意深耕IC后端版图领域，能快速适配先进工艺、新设计规范的迭代更新。