1、参与模拟 IC 设计环境的搭建与日常维护，协助解决设计团队使用中的环境问题； 2、参与模拟 PDK 的集成、更新与验证测试，协助完成发布流程； 3、在 Cadence Virtuoso、Calibre 等 EDA 平台上参与自动化流程的开发与维护； 4、关注 AI/LLM 在 EDA 流程中的应用，参与相关探索性工作。

1、微电子、电子工程、集成电路及相关专业本科及以上学历，应届毕业生或 1–3 年经验均可； 2、了解模拟 IC 设计流程与版图验证（DRC/LVS）基本概念； 3、具备 Python 或 Skill 任一脚本语言基础，能独立编写小工具； 4、学习能力强，具备良好的问题分析与沟通协作能力。 加分项 有 SOS、Perforce、Git 等设计数据/版本管理环境使用经验是加分项； 有 ANSYS/Icepak 等其他有限元仿真软件使用经验是加分项；