1. 参与芯片模块级物理设计工作，协助完成布局布线（Place & Route）、时钟树综合（CTS）、时序分析及物理验证等基础工作。 2. 配合团队处理模块级时序收敛、功耗优化、面积优化等相关问题，参与ECO工程变更执行。 3. 参与芯片物理验证工作，包括DRC（设计规则检查）、LVS（版图与原理图一致性检查）、IR Drop分析等。 4. 协助整理模块级设计交付数据，配合完成从Netlist到GDSII的全芯片Signoff相关工作。 5. 参与后端设计流程的脚本开发与文档整理，助力团队工作效率提升。

1. 硕士及以上学历，微电子、集成电路、电子信息工程、计算机、通信等相关专业。 2. 了解数字集成电路后端设计基本流程，对布局布线、时序分析、物理验证等核心概念有基本认知。 3. 熟悉Linux系统基础操作，了解Tcl/Perl/Python任一脚本语言者优先。 4. 接触过Innovus/ICC2/Calibre/PrimeTime等EDA工具，或有相关课程设计、实习经验者优先。 5. 具备良好的学习能力、责任心和团队协作精神。