1、负责数字IP模块的设计与开发工作，助力项目推进。 2、积极与验证团队紧密配合，及时完成设计过程中出现的bug修复，保障设计质量。 3、认真撰写模块级的设计规格文档，确保文档内容准确、清晰，为后续工作提供有力支持。 4、开展FPGA原型验证及debug工作，保障原型的准确性与稳定性。 5、对不同架构及解决方案进行全面评估，为项目提供合理的技术建议。

1、 硕士及以上学历。 2、 具备较好的数字电路基础知识 3、 熟练掌握Verilog语言，编写可综合代码。 4、 良好的英语阅读，书写能力。 5、 了解IC设计流程。 6、 熟悉计算结构和工作原理。