负责5G/6G基站、卫星互联网通信产品的FPGA总体方案设计及开发、仿真验证、测试线及外场问题支撑。跟进6G、星地链路、国产化平台等预研验证、技术迭代。

1. 精通Verilog硬件描述语言，熟悉Xilinx/Intel及国产化FPGA芯片架构，具备跨时钟域(CDC)处理、静态时序分析(STA)经验； 2. 熟练使用 Vivado/Quartus、国产EDA开发工具，ModelSim/VCS仿真工具，熟练使用示波器、频谱仪、逻辑分析仪等调试仪器； 3. 掌握PCIe、DDR、JESD、千兆/万兆以太网、SerDes高速接口，精通I2C、SPI、UART、CAN低速总线；熟悉Xilinx、Intel SerDes底层配置者优先； 4. 具备高低速接口逻辑开发、功能仿真与时序仿真、板级联调经验，能够独立完成时序约束与时序收敛，完成FPGA逻辑资源（DSP/BRAM/LUT）优化； 5. 有基带信号处理开发经验（FFT、数字滤波等），参与过5G基站、卫星互联网、雷达通信FPGA项目者优先； 6. 具备信号完整性分析能力，熟悉高速PCB设计规则，可独立完成产线测试故障定位、外场试验现场技术问题支撑； 7. 能够独立输出方案文档、设计文档、测试文档；熟练使用Git/SVN进行版本管理； 8. 有责任心，学习能力强，沟通顺畅，可支撑量产迭代与现场试验保障； 9. 硕士及以上学历