1、负责FPGA模块的方案设计、RTL编码、仿真验证及板级调试； 2、独立完成项目中的FPGA逻辑集成、资源优化与系统联调； 3、使用Verilog/VHDL进行代码开发，承担时序约束、时序分析及收敛工作； 4、配合硬件和软件工程师，完成数字单板及信号处理链路的系统调试； 5、输出项目相关的设计文档、调试记录及用户使用说明； 6、参与部门技术攻关，按需支撑FPGA相关专项任务。

1、本科及以上学历，电子、通信、自动化等相关专业； 2、熟悉xilinx FPGA芯片的架构和开发环境（Vivado/ISE），精通Verilog或VHDL之一； 3、实际用过FIFO、DDS、FIR、FFT等常用IP核，能独立完成参数配置； 4、至少熟悉2-3种常用接口（如UART、SPI、IIC、DDR3、Aurora、PCIE、SRIO），有调试经验； 5、熟悉MATLAB，能使用MATLAB进行算法仿真或数据分析； 6、有数字信号处理基础者优先。