PDK工程师 岗位职责： 1. 参与基于最新半导体工艺（如CMOS, FinFET, FD-SOI等）的PDK组件开发，包括PCell（参数化单元）、PEX参数提取规则、DRC/LVS设计规则文件等。 2.使用业界主流EDA工具（如Synopsys, Cadence, Siemens EDA）进行PDK的集成、测试和验证，确保其在设计环境中的准确性和可靠性。 3. 撰写和维护PDK用户手册、安装指南、模型文档等，为芯片设计工程师提供清晰的技术支持。 4. 与工艺集成团队、模型团队和芯片设计团队紧密合作，理解工艺细节和设计需求，持续优化PDK质量和易用性。 5. 协助内部和外部客户解决在使用PDK过程中遇到的技术问题，提供专业的技术支持。 任职要求： 1. 微电子、电子工程、集成电路、半导体物理、材料科学等相关专业硕士学历。 2. 扎实的半导体物理和器件知识，熟悉CMOS工艺流程。 3. 熟悉至少一种主流EDA设计工具（如Cadence Virtuoso, Mentor Calibre等），有课程项目或实习经验者优先。 4.掌握至少一种编程/脚本语言，如Python、Perl、TCL、Skill、Shell等，具备自动化处理问题的潜力。 Foundation IP设计工程师 岗位职责： 1. 负责标准单元库、模拟类IP的全流程设计，包括电路结构定义，电路的设计、仿真； 2. 配合版图工程师完成布局布线以及物理签核； 3. 开展标准单元库、模拟类IP性能与功耗优化，通过仿真验证时序、漏电功耗、驱动能力等关键指标，满足工艺平台的要求； 4. 主导标准单元库特征化流程，配合提取时序、功耗等模型，保障库文件适配后端EDA工具（ICC、Innovus）； 5. 协同前端设计、后端布局布线团队，解决单元库在芯片流片过程中的问题，提供技术支持； 任职要求： 1. 集成电路、微电子、电子工程等电子类相关专业，硕士学历； 2. 熟练使用标准单元库、模拟IP设计所需的各类EDA工具，掌握版图的设计工具，了解标准单元库特征化工具； 3. 具备较强的逻辑分析与问题解决能力，能独立排查电路或者版图中的异常问题； 4.有良好的沟通协作能力，能够跨团队配合推进项目；具备较强学习能力，能快速掌握新工具的使用方法。 DTCO/AE工程师 岗位职责： 1. 设计测试结构Test key关键电路，标准单元库PPA进行测试表征并反馈给工艺及模型。 2. 与设计部门对接抽取高速电路Critical path并进行DTCO优化。 3. 结合PDK仿真以及 Silicon数据对关键技术问题做出判断，并提供优化方案。 4. 参与先进逻辑/高压/射频芯片的工艺协同开发；和研发深度技术沟通，掌握工艺流程、制造限制和设计规则的映射关系，理解DFM的应用规则。 AE岗位职责： 1. 电路级别的设计以及PPA优化。 2. 参与先进节点标准单元库设计以及PPA优化。 3. 从标准单元库设计角度分析以及提升器件性能。 4. 结合芯片设计以及芯片实测数据对关键技术瓶颈做出判断，并最终提供优化方案。 任职要求： 1. 集成电路、微电子、电子工程等电子类相关专业，硕士学历。 2. 熟练使用版图及仿真工具，以及相关办公软件。 3. 有C++, Perl, Python 等编程能力者优先。 4. 有DTCO(Spice, Tcad, PDK, device, circuit design, signoff) 项目经验者尤佳。 版图设计工程师 岗位职责： 1. 负责模拟电路、数模混合电路方向的定制版图设计、验证以及后仿真各项参数提取。 2. 负责标准单元库、Memory的版图设计、验证以及后仿真各项参数提取。 3. 负责IP DK的生成和验证。 任职要求： 1. 微电子、集成电路、电子信息设计等相关专业，硕士学历。 2. 熟悉半导体器件物理及CMOS工艺流程等相关基础知识，理解静电效应、闩锁效应、天线效应等效应的产生机制和防护措施。 3. 对Linux环境及Virtuoso 、Calibre 等EDA工具有相关操作经验者优先。 4. 具有良好的英语读写能力。 5. 具有良好的沟通能力，团队意识和合作精神。 ASIC设计工程师 岗位职责: 1. 参与CPU或高性能计算模块的RTL实现，优化PPA（功耗、性能、面积），满足芯片级时序和功耗目标。 2. 完成RTL代码开发、综合、时序分析（STA）、跨时钟域检查（CDC）、代码质量检查（Lint），确保设计一次流片成功。 3. 支持后端物理设计时序收敛，编写SDC约束，解决时序、功耗和信号完整性问题。 4. 系统集成与协同,主导SOC顶层集成，协调验证、后端、软件团队，完成芯片调试、测试和量产支持。 5.技术文档与流程优化,编写设计文档、测试计划和用户指南，构建或优化设计流程自动化脚本（TCL/Python/Perl）。 任职要求: 1. 微电子、电子工程、计算机相关专业本科及以上学历，具备一定的ASIC数字前端设计经验，至少参与过芯片完整流片。 2. 具备CPU设计经验，熟悉CPU架构（如ARM/RISC-V）、指令集、流水线设计或高速互联总线（AMBA AXI/AHB/APB）；熟悉高性能计算模块架构。 3. 精通Verilog/System Verilog，掌握数字电路全流程：RTL设计、综合（DC）、STA（PrimeTime）、CDC（SpyGlass）、低功耗设计（UPF），能独立完成时序收敛和功耗分析。 4. 熟悉Linux环境及脚本编程（TCL/Python/Perl），实现设计自动化。 5. 备团队协作精神、项目主导能力和跨部门沟通能力.具备学习能力，能快速掌握新工具的使用方法。