思特威电子

岗位定位 面向 AI SoC / NPU 芯片，参与 FPGA 原型平台搭建与系统联调，在芯片流片前帮助团队提前验证 RTL 设计、打通软件栈、发现系统级问题。 该岗位重点关注“把芯片提前跑起来”，适合对 FPGA、SoC、数字电路、嵌入式系统、软硬件联调感兴趣的同学。 岗位职责 1. 参与 AI SoC / NPU FPGA 原型平台搭建，支持 RTL 在原型平台上的综合、实现和调试； 2. 协助完成 CPU、NPU、DDR、DMA、总线、外设等模块的系统级联调； 3. 支持 Bootloader、Firmware、Driver、Runtime 等软件在原型平台上的 bring-up 和验证； 4. 通过波形、ILA、JTAG、日志等手段定位软硬件协同问题； 5. 配合架构、RTL、验证、驱动、软件团队，推动芯片功能验证、Demo 跑通和问题闭环。 任职要求 1. 本科及以上学历，电子工程、微电子、集成电路、计算机、自动化、通信等相关专业； 2. 具备数字电路、计算机组成原理、SoC 或 FPGA 相关基础； 3. 熟悉 Verilog / SystemVerilog / C / C++ / Python 中至少一种； 4. 理解 AXI / APB、DDR、DMA、UART、JTAG、PCIe 等基础接口或总线概念； 5. 具备较强的动手能力、问题定位能力、学习能力和团队协作意识。 加分项 1. 有 FPGA、SoC、数字 IC、嵌入式系统、芯片验证相关课程项目、科研项目或实习经历； 2. 使用过 Vivado、Quartus、VCS、Verdi、ModelSim、JTAG、ILA 等工具之一； 3. 做过 FPGA 板级调试、SoC bring-up、驱动调试、外设调试或软硬件联调项目； 4. 了解 AI 芯片、NPU、GPU、RISC-V、ARM、Linux Driver 或嵌入式软件开发经验优先。 你将获得 1. 参与 AI SoC / NPU 芯片从 RTL 到原型平台跑通的完整实践机会； 2. 系统理解芯片设计、FPGA 原型验证、驱动软件和系统联调之间的关系； 3. 在导师指导下成长为连接硬件设计与软件系统的芯片原型验证工程师。