【岗位职责】 1.负责子模块的设计实现 2.负责模块的详细设计文档和编码工作 3.制定模块的测试验证策略 4.负责模块级的仿真和上板调测，输出测试报告 5.负责功能特性的日常运维 6.协助完成复杂问题定位和修改实施 【任职资格】 1.本科及以上学历，理工科专业 2.掌握Verilog/SV/VHDL 等至少一种语言，能独立进行FPGA时序设计/分析/仿真 3..熟练使用Modelsim/Vivado/Quartus等EDA工具，能够使用工具对代码编写和仿真以及编译、集成版本以及调试 4.熟悉主流厂家芯片系列，如Xilinx、Altera、Gw等 5.具备看懂并理解一般的数字电路和模拟电路能力