【岗位职责】 1. 参与芯片DFT整体方案设计与实现，包括Scan Chain、ATPG、MBIST、Boundary Scan等主流可测性结构的插入与集成。 2. 协助完成模块级/顶层DFT代码检查、验证、以及时序约束整理，提升测试覆盖率、完成测试向量仿真与优化。 3. 参与DFT相关文档撰写，包括可测性方案文档、约束文档、测试策略文档、release交付文档。 4. 跟进工艺、IP、顶层集成需求，持续优化DFT架构，提升芯片可测性、故障覆盖率与量产稳定性。 【任职要求】 1. 微电子、集成电路、电子信息、通信、计算机等理工科硕士应届毕业生，基础扎实。 2. 掌握数字电路、时序逻辑、芯片设计基础，熟悉Verilog 代码阅读与编写。 3. 了解DFT基础概念：Scan、ATPG、MBIST、故障覆盖率、时序约束，有过相关课程、项目经历优先。 4. 熟悉Linux基本操作、脚本基础（例如TCL），了解EDA工具基本流程者优先。 5. 具备良好逻辑思维、问题排查能力，愿意深耕芯片可测性方向，稳定性强。