【岗位职责】 1. 参与AI计算子系统（NPU/加速器）架构定义，包括计算阵列规模、数据流（Dataflow）方式、片上存储层次结构设计 2. 开展算力-带宽-存储联合建模，评估不同架构方案在典型AI负载（CNN/Transformer/大模型推理等）下的性能、功耗、面积（PPA）权衡 3. 参与算子到硬件的映射分析（算法-架构协同设计），识别计算/访存瓶颈，提出架构优化方向 4. 使用架构级仿真工具（如自研或开源Cycle-level/Trace-driven模拟器）搭建性能评估平台，输出架构决策依据的量化数据 5. 配合团队完成架构规格文档（Spec）撰写，与微架构、RTL、软件（编译器/驱动）团队对接，跟踪架构指标在实现阶段的落地情况 6. 参与竞品架构调研与技术趋势跟踪（如主流NPU/加速器架构、先进封装/Chiplet互联对计算架构的影响），为架构规划提供输入 【任职要求】 1. 计算机体系结构、微电子、电子工程或相关专业博士学位，研究方向涉及AI加速器架构、计算机体系结构、高性能计算或类似领域 2. 具备扎实的计算机体系结构基础，理解存储层次、互联拓扑、并行计算模型 3. 熟悉至少一种主流AI计算负载特征（CNN/Transformer/LLM推理或训练），了解典型算子（卷积、矩阵乘、Attention等）的计算与访存特性 4. 具备架构建模与仿真经验，能使用Python/C++等语言搭建性能评估模型或使用现有模拟器（如Gem5、SCALE-Sim、Timeloop等）进行方案评估 5. 论文或研究成果体现出对"架构-算法协同设计"的思考（如稀疏性利用、量化、存算一体等方向优先） 6. 良好的量化分析与数据驱动决策能力，能将架构假设转化为可验证的性能模型 7. 良好的跨团队沟通与文档撰写能力，能将复杂架构权衡清晰表达给上下游团队