【工作职责】 职责描述： 1， 参与DDR3/4/5，LPDDR4/5等高速存储控制器逻辑设计、功能仿真和IP集成开发。 2， 参与新器件DDR相关应用的EDA支持、EDA测试和回片测试。 3， 参与DDR及相关周边模块的解决方案开发、测试和文档撰写。 4， 参与DDR相关的客户支持工作。 【任职要求】 任职要求： 1， 具备一定的Verilog RTL开发能力，熟悉FPGA基本开发和调试流程（Vivado/Quatus），有基本的时序分析概念。 2， 具备一定的RTL仿真能力，如VCS、Modelsim等，有一定的测试激励开发能力。 3， 具备一定的硬件基础知识（PCB和电子元器件），了解示波器、万用表、逻辑分析仪等常用调试工具的基本使用方法。 4， 掌握Python/TCL脚本，有一定的脚本应用能力。 5， 有较强的逻辑思维能力和创新能力，对繁琐事务有耐心。 【福利待遇】 公司提供额外的5天福利年假，商业医疗保险，每年固定体检，季度庆生会等