【工作职责】 1. 完成RTL代码的综合，根据综合的结果与前端沟通，保证RTL质量； 2. 根据全芯片的布局规划完成模块floorplan，以及power mesh。 3. 利用PR工具完成模块的布局和布线，最大限度降低布线之后建立时序违反总量； 4. 搭建模块STA环境，评估设计时序瓶颈，针对性地优化PR流程以降低时序违例大小； 5. 通过ECO修复模块布线后setup和hold时序违例，保证模块达到设计性能； 6. 检查模块布线后drc、lvs、erc和ant是否达到要求，不满足ECO修复直到满足； 7. 完成模块布线后逻辑等价性检查、功耗分析、电源网络IR-drop和EM检查； 8. 进行模块物理设计最后的signoff检查，达到tape-out要求； 9. 完成模块设计过程的物理设计方案，工作日志，进度状态报告，signoff报告等。 【任职要求】 1. 2027届应届本科及以上学历，集成电路、微电子、计算机体系结构、电子科学与技术、通信工程、计算机科学与技术、自动化等相关专业； 2. 具有linux系统使用经验； 3. 有EDA软件使用经验。 【福利待遇】 1. 五险一金； 2. 扁平化管理； 3. 节假日福利； 4. 福利体检等。