【工作职责】 1. 参与自研编译器核心功能开发与迭代，适配CPU、NPU、GPGPU等自研硬件指令集，完成指令适配、后端代码生成、工具链搭建与迭代优化； 2. 协助开展AI编译器开发工作，基于MLIR框架完成向量化、软件流水线、内存规划、异步调度等核心模块开发，保障算子与Triton Kernel高效稳定运行； 3. 对接TorchIndcutor、vLLM等主流深度学习框架，协助完成编译流程扩展与生态接入，支撑LLM模型在自研硬件的端到端部署与推理加速； 4. 针对芯片微架构特性，研究并落地编译优化策略，分析编译代码性能瓶颈，迭代优化编译算法，充分释放硬件算力、提升程序执行效率； 5. 跟踪编译架构与芯片架构前沿技术，协助参与指令集迭代设计，平衡硬件性能、功耗与生态适配性，搭建完善的编译性能评估体系； 6. 承接上层算法、应用团队的算子优化需求，协同芯片、架构、驱动团队排查问题，完成Kernel调优与软硬件协同优化工作； 7. 整理编写编译器开发、工具链使用、性能优化相关技术文档，沉淀研发经验，完善团队技术体系 【任职要求】 1. 硕士及以上学历，计算机科学与技术、软件工程、应用数学、电子信息、通信工程、集成电路等相关专业； 2. 具备扎实的底层技术基础，熟悉编译器基本架构、IR层级Lower机制，掌握SSA、控制流、数据布局等基础理论，了解常规编译优化策略； 3. 精通C/C++，掌握Python编程，具备良好的代码编写能力、工程实现思维与编码规范，熟悉Git、CMake、调试工具等开发工具链； 4. 熟悉x86、ARM、RISC-V任意汇编语言，能够理解指令级运行逻辑与软硬件交互机制，具备底层优化思维； 5. 了解GCC、LLVM、MLIR等主流编译器框架，有Pass开发、Dialect实现、目标平台适配等相关学习或项目经验者优先； 6. 了解GPGPU/NPU异构计算、并行编程基础，熟悉内存层级、线程架构，了解CUDA、OpenCL等并行模型者优先； 7. 熟悉LLM推理原理、FlashAttention、MoE等核心算法，有Triton、vLLM等框架使用、算子开发或模型部署经验者优先； 8. 逻辑思维清晰，具备较强的自主学习能力和技术钻研能力，善于分析解决底层复杂问题，具备良好的团队协作沟通能力。 【福利待遇】 1、五险一金 2、扁平化管理 3、节假日福利 4、福利体检等