岗位职责： 1.低功耗 RTL 设计与实现：负责 GPU子模块的 RTL 级低功耗编码，实施时钟门控（Clock Gating）、数据门控等策略，确保逻辑功能正确并优化动态功耗； 2.低功耗验证与检查：协助验证团队搭建低功耗感知仿真环境（Power Aware Simulation），参与 UPF 连接检查、隔离/电平转换逻辑验证及电源状态机（PST）的功能验证； 3.功耗分析与优化：利用 EDA 工具进行功耗数据提取与分析，协助定位动态功耗异常与静态漏电热点，提出 RTL 或约束层面的优化建议； 4.文档与协作：撰写低功耗设计相关文档，参与跨团队（架构、验证、后端）的技术讨论，推动低功耗方案在设计与验证阶段的落地。 任职要求： 1.学历与专业：硕士及以上学历，计算机、电子电路等相关专业；具备扎实的数字电路与 CMOS 电路理论基础； 2.数字设计基础：熟练掌握 Verilog/SystemVerilog 硬件描述语言，理解数字逻辑综合与静态时序分析（STA）基本原理，具备良好的代码风格； 3.低功耗专业知识：理解动态功耗与静态功耗来源，熟悉时钟门控、多电压域、电源关断（Power Gating）等低功耗技术原理；了解 UPF 2.0/3.0 标准者优先； 4.工具与脚本能力：了解主流 EDA 工具（如 Synopsys/Cadence 系列）的基本流程；掌握 Tcl、Python 或 Shell 脚本语言，具备基本的数据处理与自动化脚本编写能力； 5.综合素质：具备优秀的逻辑思维与问题解决能力，对芯片设计充满热情；具有良好的沟通协作能力，能够适应跨团队的协作节奏。