ICRD上海集成电路研发中心

1. 负责芯片相关的算法分析、研究与设计，包括但不限于图像处理、目标检测、版图自动化、Place and Route算法等方向的算法研究与仿真验证。 2. 负责算法实现、测试验证及算法集成与维护。 3. 完成复杂系统（如ISP、P&R、版图自动化、目标检测、图像处理等方向）的原型建模与硬件控制算法仿真。 4. 解决算法在芯片实现过程中遇到的技术难题，进行算法移植、优化、验证与测试。 1. 研发自动单元库生成算法：包括标准单元/定制单元的拓扑选择、晶体管尺寸优化、版图生成、引脚访问、轨道规划、DRC/LVS 清洁、PPA表征与库视图生成。 2. 构建“生成—仿真—验证—表征”闭环：结合强化学习、生成模型、图神经网络、遗传算法、贝叶斯优化等，自动搜索满足设计规则、电学约束与PPA 目标的单元库。 3. 支持工艺迁移与 PDK 适配：面向不同工艺节点和设计规则，实现单元库自动重构、版图重定向与跨节点一致性优化。 4. 研发 AI 标准单元版图生成与 DRC 修复算法：包括遗传算法生成布线候选、强化学习增量修复 DRC 违例，以及将剩余 DRC 信息反馈至布线搜索/遗传算法闭环。 5. 研发可布线性感知的晶体管级布局：使用强化学习学习晶体管放置顺序，状态建模包含连接关系与已放置坐标，融合可布线性估计，并与SAT/SMT/MILP 等求解器协同优化。 6. 研发强化学习驱动的标准单元布局：覆盖器件配对与放置、遗传算法布线、强化学习修复布线违例，探索M1 修复、跨单元迁移等具体场景。 7. 研发基于强化学习的 IC 布线连接优化：设计布线图表示、动作空间、奖励函数与策略网络，优化路径选择、连接关系、拥塞、时序与DRC。 8. 搭建 EDA 算法训练与评测环境，构建 benchmark、数据集、仿真器和可视化工具，与布局布线引擎、DRC 引擎及商用/开源EDA 流程集成。 9. 跟踪相关论文、开源项目与工业动态，开展技术调研与方案对比，确保核心方案具备差异化创新点。 任职要求： 1. 微电子、集成电路、EDA、计算机、电子、自动化、数学等相关专业硕士及以上学历，博士优先。 2. 熟悉数字/模拟 IC 物理设计流程，理解标准单元库、晶体管级布局、布线、DRC、LVS、拥塞、时序等基本概念。 3. 扎实的强化学习基础，熟悉MDP、DQN、PPO、SAC、Actor-Critic、多智能体、模仿学习、图神经网络等至少两个方向。 4. 熟悉组合优化与启发式算法，包括遗传算法、模拟退火、SAT/SMT/MILP、图算法、搜索与规划等。 5. 熟悉标准单元库视图与表征流程，包括Liberty、LEF、GDS、SPICE、寄生参数提取、时序/功耗建模等。 6. 熟练掌握 Python/C++，熟悉 PyTorch 或 TensorFlow，具备 Linux 环境下算法开发与调试能力。 7. 具备良好的英文文献阅读能力，能快速复现论文、分析公开方案并形成技术方案。 8. 有 EDA 顶会论文（DAC、ICCAD、ISPD、DATE 等）或相关项目经验者优先。