"岗位职责： 1. 完成扫描链（Scan）规划与插入、边界扫描（JTAG）设计实现。 2. 设计存储器自测试 MBIST 与关键模块 LBIST 方案。 3. 使用 ATPG 工具生成并压缩测试向量，完成仿真与故障覆盖率收敛。 4. 在 AXI/AHB/APB 等总线下规划 IP（CPU、DDR、PCIe、USB、DMA 等）的测试访问机制。 5. 配合 ATE 完成量产导入、测试失效诊断与良率提升。 任职要求： 1. 微电子、集成电路、电子等相关专业应届毕业生（本科及以上）。 2. 数字设计基础扎实：掌握数字逻辑与时序分析，熟练 Verilog/SystemVerilog，了解综合与前端设计流程。 3. 熟悉通用 SOC 总线与常用 IP：掌握 AXI/AHB/APB，了解 CPU、DDR、PCIe、USB、DMA 等 IP 的接口与功能。 4. 理解 DFT 基本原理（扫描/BIST/ATPG/压缩），了解 IEEE 1149.1/1500/1687 标准，了解 Tessent、DFT Compiler、TetraMax 等工具者优先。 5. 具备脚本能力（Tcl 必备，Python/Perl 加分），能阅读英文技术文档。"