岗位职责： 1.负责SYS/Block level floorplan, 电源网络设计，partition划分，时钟树规划以及IO分配； 2.维护先进工艺点下RTL2GDS flow开发和优化，推动flow的自动化，提高中后端流程的效率和稳定性； 3.负责关键IP和前端设计合作进行PPA深度优化。开展并致力于对各种PPA push所用的手段和方法的解空间探索，同时制定有效的PPA优化策略； 4.与前端架构团队紧密协作，确保架构设计的合理性和可实现性，提升整体设计效能； 5.与DFTteam 紧密合作，确保DFT方案的顺利实施； 6.用AI４EDA的思想来辅助工作，完善和搭建各种AI自动化流程。 岗位要求： 1.理工科相关专业，本科及以上学历，有过中端实习经验优先； 2.熟悉Innovus,FC，Primetime, Genus, StarRC, Voltus, Calibre等主流工具； 3.有Tcl/python 等脚本技能； 4.具备出色的团队协作与问题解决能力以及很强的学习能力。