1. 协同前端设计团队负责从RTL到GDSII的完整中后端实现流程，完成逻辑综合、布局布线及时钟树综合，确保物理实现质量； 2. 负责模块级或芯片级的物理验证、形式等价性验证、电源完整性分析及静态时序分析，确保各阶段交付满足标准； 3. 从芯片物理实现角度，系统性开展面积优化、功耗优化、时序优化，针对关键路径与复杂模块，制定并落地PPA优化方案；

1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备后端工作基础或具备EDA工具流程自动化开发经验者优先。