深圳元始智能有限公司

我们正在寻找对计算机体系结构和AI计算硬件感兴趣的同学，参与AI计算加速相关的FPGA模块开发与验证。具体任务将结合个人基础和项目需要安排。 岗位职责 - 在团队指导下，参与计算单元、控制逻辑、缓存或数据搬运等模块的RTL设计与开发； - 编写测试平台及测试用例，结合软件参考结果验证硬件输出，分析波形并定位功能问题； - 使用相关EDA工具开展仿真、综合及实现，学习分析时序和资源使用情况； - 参与FPGA原型验证与软硬件联调，协助排查计算、存储访问及数据传输中的问题； - 整理设计说明、接口文档、测试脚本及验证记录，支持结果复现和后续维护。 岗位要求： - 计算机、微电子、集成电路、电子信息等相关专业在校生，具备数字电路、计算机组成等基础； - 掌握Verilog或SystemVerilog基础，有RTL设计、仿真验证或FPGA项目经历，课程设计、实验室项目及个人项目均可； - 能编写基本测试用例、阅读仿真波形，并说明所做模块的功能及验证方法； - 了解流水线、并行计算、缓存及带宽等基本概念，愿意学习其在AI计算硬件中的应用； - 使用过Vivado或其他相关EDA工具，了解基本的仿真、综合或实现流程； - 具备Python等编程语言基础，能编写简单脚本进行测试或数据处理； - 对AI计算加速和底层硬件开发有兴趣，愿意动手调试，能够主动学习、沟通问题并记录结果。 加分项 - 有计算单元、流水线、FIFO、缓存或数据搬运模块的设计与验证经验； - 有FPGA上板调试、接口联调或时序优化经验； - 了解AI模型推理、常见算子、模型量化或数值误差分析； - 有AI加速器、FPGA推理加速相关课程、竞赛或科研项目经历； - 熟悉Linux开发环境，能够使用Python搭建简单参考模型。 我们重视基础、动手能力和学习主动性，不要求掌握全部加分技能。欢迎在课程、竞赛或实验室中做过相关项目的同学投递。