芯耀辉科技股份有限公司

【职位描述】 岗位职责： 1、与模拟IP设计团队紧密合作，负责数字电路的前端设计。 2、负责RTL设计，包括：RTL coding，RTL signoff。 3、负责RTL to Netlist ，包括：Synthesis，DFT，Formal 等。 4、协助芯片测试团队完成测试方案的制定，并完成相关单元测试。 5、撰写详细的设计文档和用户集成手册。 岗位要求： 1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。 2、了解先进工艺节点的高速接口类IP协议优先，包括：PCIE，DDR，USB，Serdes等。 3、掌握ASIC设计流程及相关EDA工具。 4、掌握Verilog，熟悉SystemVerilog，对PPA（功耗/性能/面积）设计流程有了解优先。 5、熟练使用Perl/TCL/Python者优先；有数模混合实习经验者优先。 6、责任心强，注重细节和自驱力强，有良好的沟通与团队协作能力，有较强的英语读写能力。 投递说明： 2026年8-12月 网申/内推 2026年8-9月 校企活动 2026年8月下旬起 面试 2026年9月上旬起 开始offer发放 【单位简介】 芯耀辉科技股份有限公司成立于2020年6月，总部位于中国集成电路产业核心腹地——上海，是一家以先进工艺高速接口 IP 为核心，专注于半导体 IP 研发与服务，致力于赋能芯片设计和系统应用的高科技公司。作为国产高速接口IP的主要厂商，芯耀辉拥有行业领先的全栈式接口IP平台，产品全面覆盖 PCIe、DDR、HBM、D2D、SerDes、HDMI 等先进协议标准，提供全栈式接口 IP 解决方案，以及 Foundation IP 和 IO Controller。凭借高稳定性、强兼容性及跨工艺可移植等独特优势，公司的IP解决方案已广泛服务于人工智能、数据中心、智能汽车、高性能计算、5G及物联网等数字经济核心领域。 校园招聘违规举报 提示：在微信扫描关注，可以直接 【其他信息】 职位类别：电子工程师/技术员 招聘人数：30 需求专业：信息工程，微电子科学与工程，通信工程 单位规模：500-1000人 单位性质：其他企业（含民营企业等） 所属行业：科学研究和技术服务业