格通智联技术（上海）有限公司

【职位描述】 1、参与数字芯片逻辑综合、STA 静态时序分析、约束编写、形式验证、UPF 低功耗相关中端工作，衔接前端 RTL 与后端 PR 流程 2、协助时序分析与时序违例排查，输出综合、时序分析报告，配合团队完成时序收敛 3、使用 DC、Formality 等工具，优化综合策略，改善芯片时序、面积、功耗指标 4、定位综合、时序、功耗类问题，协同设计 / 验证 / 后端推进项目，保障项目迭代 5、参与流程脚本、开发规范优化，提升团队研发效率 岗位要求：1、微电子、集成电路、电子信息等相关专业应届毕业生 2、掌握数字电路基础，理解时序基本概念，了解 IC 开发流程 3、看得懂 Verilog 代码，熟悉 Linux，会基础 TCL/Shell 脚本优先 4、了解 DC 综合、STA、Formality、UPF 低功耗任意一项优先；有项目、竞赛、工具实操经历加分 5、学习主动性强，逻辑清晰，具备良好团队协作沟通能力 【单位简介】 格通智联技术（上海）有限公司（“格通智联”），以算力生态深度共建者为使命，致力于研发兼具高带宽、低时延、高可靠性的高速互联核心芯片与网络解决方案，为算力构建全栈式高速互联技术体系，强化算力芯片集群的网络通信效能，与合作伙伴联合打造国际领先的新一代智能计算集群系统。公司总部在上海，目前在北京、南京、成都等地均设有研发机构。 【其他信息】 职能类别：集成电路IC设计/应用工程师 招聘人数：30人 需求专业：电子科学与技术 工作经验：不限 语言要求：不限 单位规模：150-500人 单位性质：其他企业（含民营企业等） 工作地址：中国（上海）自由贸易试验区银冬路20弄3号16层