苏州盛科通信股份有限公司

【岗位职责】 1.参与芯片DFT方案设计，负责SCAN、MBIST、JTAG等结构的集成与验证，支持芯片可测试性设计； 2.负责DFT模式时序约束编写与优化，协同后端及STA团队完成时序收敛与签核； 3.协同前端、验证、后端及ATE测试团队，完成芯片流片、回片调试及量产测试，定位并解决测试失效问题； 负责DFT技术文档撰写，参与芯片故障分析与良率优化，持续改进DFT设计与测试方案。 【任职要求】 1. 熟悉数字电路与模拟电路原理，了解逻辑综合、物理设计、时序分析等中后端流程，熟悉Tcl/Perl/Python 等脚本语言； 2. 具备较强的自驱力，拥有快速学习能力和良好沟通能力； 3. 具备芯片项目开发经验者优先。 【福利待遇】 【关心成长】1V1大佬带飞，新员工入职集训，学习资源丰富，成长看得见，助你成长为芯片领域专业人才。 【开放自由】BOSS亲切友爱，不讲Title，在这里，你遇到的不只是同事，更是并肩作战的伙伴，尽情绽放个性真我，多远协作，彼此成就。 【享受办公】上市公司，全新办公环境，美味食堂，免费咖啡，健身场馆，Happy Hour，你想要的，我们都已经准备好了。 【薪资福利】极具竞争力薪资、最高住房公积金比例24%、节日福利、金条激励、超长带薪年假，为每位同学提供高质量的硬核福利。 【职业发展】 【关心成长】1V1大佬带飞，新员工入职集训，学习资源丰富，成长看得见，助你成长为芯片领域专业人才。 【开放自由】BOSS亲切友爱，不讲Title，在这里，你遇到的不只是同事，更是并肩作战的伙伴，尽情绽放个性真我，多远协作，彼此成就。 【享受办公】上市公司，全新办公环境，美味食堂，免费咖啡，健身场馆，Happy Hour，你想要的，我们都已经准备好了。 【薪资福利】极具竞争力薪资、最高住房公积金比例24%、节日福利、金条激励、超长带薪年假，为每位同学提供高质量的硬核福利。 【其他信息】 职位类别：集成电路IC设计/应用工程师 招聘人数：8人 专业要求：电子与通信工程 / 电路与系统 / 微电子学与固体电子学 / 数学类 / 物理学类 / 电子信息类 / 计算机类 / 计算机科学与技术 联系方式：hr 0512-62885358 公司地址：江苏省苏州市工业园区星汉街5号B幢4楼13/16单元