1. 协助资深验证工程师完成数字IC模块/子系统的验证工作，全程参与芯片前端验证流程，包括验证方案学习、测试用例开发、仿真调试、回归测试等工作； 2. 学习并熟练使用Verilog、SystemVerilog语言，搭建基础验证环境，编写简单Testcase、断言及激励模型，覆盖模块基本功能场景； 3. 协助完成仿真日志分析、波形查看与问题定位，记录验证过程中发现的设计BUG，同步跟进BUG修复、复测闭环，输出清晰的问题复盘记录； 4. 参与验证计划梳理、验证覆盖率统计（代码覆盖率、功能覆盖率），协助完成覆盖率收敛，配合团队完成验证交付目标； 5. 学习UVM验证方法论，逐步掌握UVM基础架构，能够独立完成简单模块的UVM环境搭建与用例开发； 6. 配合团队完成技术文档撰写，包括模块验证报告、测试用例说明、BUG清单、版本迭代记录等，保证研发流程规范化； 7. 跟进芯片设计迭代，配合设计人员完成代码更新后的回归验证，保障模块功能稳定可靠。

1. 本科及以上学历，微电子、电子信息、集成电路、通信工程、自动化等相关专业，掌握数字电路基础知识，熟悉时序逻辑、组合逻辑、时钟、复位、流水线等基础数字IC设计概念。 2. 熟练掌握Verilog HDL语法，了解SystemVerilog基础语法，能够独立编写基础测试激励与用例。 3. 了解UVM验证、基本组件（driver、monitor、agent、scoreboard）者优先。 4. 熟悉主流仿真工具（VCS、Modelsim），具备基本的波形调试、日志分析能力。 5. 掌握Linux基础命令，熟悉Makefile、脚本基础用法，具备基本的脚本编写能力者优先。 6. 了解芯片验证流程、覆盖率概念，有校园项目、竞赛项目或实习验证经验者优先。