1、参与IP模块或SoC数字设计，根据设计需求，确定设计方案，并负责 RTL 实现； 2、配合验证团队完成 IP、芯片验证相关工作； 3、配合或参与 FPGA 验证； 4、模块级时序约束、综合、STA 检查等； 5、配合后端团队完成芯片实现相关工作； 6、撰写文档，协助软件验证人员解决设计问题。

1、本科及以上学历，微电子、电子工程、集成电路 、通信工程等相关专业; 2、具有扎实的数字电路理论基础，具备一定Verilog代码编写和综合经验； 3、熟悉 ASIC 设计流程及 EDA 工具； 4、有学习新的相关技术和工具的热情，有较强的逻辑思维能力，有一定的英语能力； 5、做事严谨，积极主动，责任心强，良好的价值观，良好的沟通能力和团队协作精神； 6、熟悉 CPU、Cache 架构和指令体系，熟悉编译器原理，熟悉总线、DMA、外设等优先; 7、熟悉Python、Perl、Tcl等脚本者优先