1. 参与高速接口IP模块数字设计，制定设计需求，确定设计方案，并负责 RTL 实现； 2. 协助验证团队完成 IP验证相关工作； 3. 参与SDC的编写实现，完成RTL的lint以及cdc检查； 4. 配合中后端团队完成芯片实现相关工作； 5. 撰写文档，支持AE人员解决客户需求问题； 6. 参与回片测试方案制定以及支持测试以及ate相关测试工作。

1. 微电子、集成电路、电子电器类等相关专业硕士毕业生 2. 具有扎实的数字电路理论基础，具备一定Verilog代码编写和综合经验； 3. 熟悉 ASIC 设计流程及 EDA 工具； 4. 熟悉 serdes、pcie、Ethernet、usb等高速协议优先; 5. 熟悉Python、Perl、Tcl等脚本者优先； 6. 乐于学习，具备较强的学习自驱力和创新能力，良好的英文读写交流能力； 7. 积极主动、责任心强，有良好的沟通能力和团队合作精神； 8. 有相关经验者优先。