⛔ 该岗位已停止接收申请
本页为历史招聘存档页,岗位信息已完整保留供参考;下方推荐同行业名企的最新在招岗位。

行云集成电路

实习

岗位信息

招聘岗位
SOC设计工程师(实习&校招)
工作城市
上海、成都
学历要求
硕士
是否笔试
未明确
招聘批次
实习
发布日期
2026-04-07

📋 岗位职责 / 任职要求

【岗位职责】 1、深度参与大模型AI芯片的架构和设计实现,与算法、软件、工具链、GPGPU核团队一起进行软硬件协同设计,参与大模型AI芯片的原始需求和规格的定义与分析,完成SOC详细设计规格,制定设计方案和开发计划; 2、负责芯片设计工作,包括模块/子系统的微架构定义,SOC系统数据流分析和梳理,RTL开发和集成,时钟复位设计,低功耗设计,总线互联设计,SDC,UPF,SOC集成和综合实现等; 3、负责模块/子系统的性能、时序、功耗、面积评估和优化; 4、深度参与SOC模块级和系统级验证; 5、深度参与芯片后端迭代,进行性能分析、功耗分析等; 6、深度参与芯片验证、后仿、底层软件开发联调以及芯片回片测试和量产导入等相关工作。 【任职要求】 1、计算机体系架构,微电子,电子,通信或其他弱电相关专业背景,硕士及以上相关专业学历; 2、积极主动,善于思考和规划,能够主动承担责任,有良好的团队合作意识和沟通能力; 3、熟悉Verilog,有芯片/FPGA 项目开发经验。 满足以下任意条件的更佳: 1、有完整的SoC设计开发流程及成功流片经验,尤其是有先进工艺下大算力芯片成功量产经验; 2、熟悉CHI,AXI4/5,AHB,APB,ACE等总线协议、Cache一致性等; 3、熟悉对性能、时序、功耗、面积等设计关键指标的分析和优化; 4、熟练掌握Lint,CDC,Synthesis,STA和LowPower等流程及其工具的使用; 5、熟悉计算机体系结构和主要处理器(CPU/GPU), 总线协议, 片上互联,内存标准, 高速IO, 功耗管理, 安全管理, 虚拟化等经验; 6、有HBM/DDR/PCIe/Ethernet/UCIe协议及有相关集成设计经验; 7、有电子竞赛、开源项目经验。

🏢 企业简介

行云集成电路深耕通信电子领域,专注于高性能集成电路与通信芯片相关技术的研发与创新,在行业内保持着稳健的技术积累与市场布局。公司总部位于国内核心科技城市,团队汇聚了众多芯片设计、通信系统与软硬件协同领域的专业人才,业务覆盖从架构设计到终端应用的关键环节。目前已在上海、北京、成都等多地开放校园招聘,为应届生提供参与前沿芯片与通信电子项目的实践平台,以及贴近产业一线的技术成长路径。依托在通信电子赛道持续投入的研发体系,公司为毕业生构建了清晰的职业发展通道,兼具技术纵深与跨地域协作空间,适合希望扎根硬科技领域的青年人才长期发展。

📍 主要办公地点
上海成都北京

投递方式

⛔ 该岗位已停止接收申请
投递链接仅供参考,可能不再接受申请。可参考页面下方推荐的同行业名企在招岗位。
查看投递链接需 登录 / 注册

ℹ️ 信息来源

本条招聘信息由校招宝转载自 飞书招聘系统(企业校招官网),版权归原发布方所有,校招宝仅作信息聚合与导航。
招聘信息以官方原文为准,投递前请核实截止日期与要求。如涉侵权或信息有误,请邮件联系 kknee@qq.com,我们将在 24 小时内处理。