宸芯科技股份有限公司

1. 根据部门开发流程，完成通信 IP 方案及详细设计文档写、RTL 代码设计、模块或链路自测仿真、代码 lint 和 CDC 检查等工作，完成交付物评审，确保输出物符合交付标准； 2. 协助验证人员完善测试用例，独立解决开发过程中遇到的电路设计、电路仿真等各种问题； 3. 提供 FPGA 兼容的代码，负责解决 FPGA 原型验证中通信 IP 相关的问题 4. 协助前后端分析 IP 时序收敛等问题，保证 IP 物理实现的可行性。 5. 按照项目的要求，完成各类文档的编写、评审和归档，确保归档资料的完整性、正确性和一致性； 6. 协助进行系统联调工作，负责系统联调中有关通信 IP 开发设计问题的解决，保证相关设计的正常工作等； 7.完成交办的其他工作。

1.通信工程、电子工程等相关专业毕业； 2.熟练使用Verilog编码,具备较复杂数字逻辑和时序电路分析与设计能力； 3.有过算法或者处理器 IP或FPGA开发经验优先; 4.正直诚信，有责任心和团队合作精神，工作积极主动，善于沟通，敢于担当。