芯慧微

岗位职责： 1.参与基于 Synopsys HAPS-100 平台的 FPGA 原型验证环境搭建、维护与优化，支持 SoC/ASIC 芯片设计在原型平台上的功能验证和系统调试； 2.负责 RTL 代码移植、综合、分区、约束编写、编译实现及上板调试，协助完成多 FPGA 分割、时钟/复位规划和高速互连配置； 3.配合设计、验证和软件团队完成模块级及系统级原型验证，支持驱动、固件、操作系统或应用软件在 FPGA 原型平台上的联调； 4.参与 FPGA 原型平台 bring-up、问题定位和性能调优，分析并解决综合、时序、资源占用、接口连接及板级调试相关问题； 5.负责原型验证测试用例执行、调试结果记录和问题跟踪，推动 RTL 设计问题、验证环境问题及软硬件协同问题闭环； 6.编写并维护 FPGA 原型验证相关文档，包括环境搭建说明、约束文件、编译流程、调试记录、测试报告和问题分析报告等； 7.持续优化 FPGA 原型验证流程、脚本和自动化工具，提高编译效率、调试效率和平台复用性。 任职要求： 1. 2027届全日制研究生及以上学历，微电子、集成电路、电子信息、自动化、通信工程、计算机等电子信息相关专业，功底扎实； 2. 具有数字电路原理、计算机组成、集成电路设计基础，熟悉SoC整体架构，完整理解数字IC从设计到量产的前端核心流程； 3.熟练使用linux操作系统，具有c,c++开发经验，有python和tcl脚本使用经验者优先； 4.了解Verilog HDL,SystemVerilog优先；熟悉AXI/AHB/APB等AMBA总线协议，掌握常规总线交互逻辑。