高拓讯达
岗位信息
招聘岗位
PLL工程师
工作城市
北京
毕业届别
2027
是否笔试
未明确
招聘批次
27届校招
截止日期
2026-10-30
发布日期
2026-07-13
📋 岗位职责 / 任职要求
岗位职责
负责射频芯片 PLL、各类振荡器时钟模块设计、仿真优化； 对接算法、数字团队，根据通信标准确定时钟各项性能指标； 制定版图规范，指导射频版图实现；参与芯片与系统测试，解决时钟类故障； 输出完整设计文档，参与各阶段设计评审。
任职要求
集成电路、电子工程硕士及以上学历； 熟悉射频 / 模拟 IC，掌握 PLL 核心原理与关键指标，有 PLL 相关科研项目经验优先； 熟练使用主流 IC 设计软件，掌握至少一款电磁仿真工具； 会 Matlab/Skill/Ocean/Perl/C 任一语言做脚本开发；了解无线通信知识； 逻辑清晰，动手分析调试能力强，沟通协作良好。
🏢 企业简介
总部北京
高拓讯达专注于通信电子领域的芯片与无线连接技术研发，是国内领先的半导体设计企业，总部位于北京，在无线通信核心技术领域具备深厚积累与自主知识产权。公司围绕物联网、智能终端及宽带接入等方向持续布局前沿技术，产品广泛应用于消费电子、智能家居与工业互联等场景。依托扎实的技术底座与清晰的产业路径，高拓讯达在行业竞争中保持稳定发展态势，为应届生提供参与真实芯片研发与系统级创新的机会。在北京总部办公的团队聚焦于关键技术攻关与架构设计，注重工程能力培养，适合希望深耕通信电子与集成电路方向的毕业生加入并成长。
📍 主要办公地点
官方公告
查看官方公告原文 ›投递方式
投递入口需登录后查看，登录 / 注册 即可使用ℹ️ 信息来源
本条招聘信息由校招宝转载自 企业公开校招公告，版权归原发布方所有，校招宝仅作信息聚合与导航。
查看官方原文 ›
招聘信息以官方原文为准，投递前请核实截止日期与要求。如涉侵权或信息有误，请邮件联系 kknee@qq.com，我们将在 24 小时内处理。