岗位定位： 作为连接数字后端设计与 EDA 工具研发的桥梁，既要使用自研 APR 工具完成真实芯片后端设计实现，也要通过系统化 benchmark 对比推动工具性能持续提升。 岗位职责 1. 数字后端全流程设计实现 - 使用公司自研 APR 工具（Fantaisie）完成从 APR 到 Signoff 的全流程数字后端实现，包括布局布线、时钟树综合、时序收敛、物理验证等。 - 与业界主流 APR 工具（如 Innovus）进行系统性 Benchmark 对比，覆盖性能、功耗、面积、DRC、Runtime、时钟 QOR 等核心指标，并在 Signoff 维度完成 timing、功耗、DRC 的对标分析与优化； - Benchmark case 涵盖内部标准 case 及客户实际 Tape-out 项目。 2. PPA 提升与问题闭环 - Design 维度：以数字后端工程师视角，运用 物理设计手段优化设计，提升 PPA 指标； - 工具维度：深入分析 Benchmark 差距根因，挖掘工具改进点，与研发团队紧密配合，参与新特性定义、开发测试与版本迭代，推动工具能力提升与产品落地。 任职要求 1. 微电子、集成电路、电子信息工程、通信工程等相关专业，硕士及以上学历（优秀本科生可放宽）； 2. 掌握数字集成电路设计与后端物理设计基础，熟悉APR完整流程（Floorplan、Placement、CTS、Routing、Signoff），了解时序分析、功耗分析、DRC/LVS基本原理。 3. 熟悉Linux操作环境，具备 Tcl / Python / Perl 等脚本能力，能独立完成流程自动化与数据分析； 4. 具备严谨的逻辑分析能力、问题拆解能力，善于复盘总结； 5. 对工具性能评估与 benchmark 分析有兴趣，沟通良好，愿意投入国产 EDA 工具赛道，长期沉淀技术。 加分项 有实际芯片后端设计或流片（Tape-out）经验； 岗位亮点 1. 核心赛道成长：深耕国产替代核心的数字后端APR EDA领域，直面行业前沿技术，深度参与自研工具从迭代优化到商用落地的全过程。 2. 双向技术沉淀：既掌握芯片后端Design实战能力，又精通EDA工具底层逻辑与迭代思路，成长为稀缺的「设计+工具」复合型EDA人才。 3. 核心项目历练：直接参与客户真实量产项目对标优化，接触先进工艺设计场景，积累行业高价值项目经验。