职责描述： 1.模块需求分析，完成模块级的设计文档； 2.模块的数字逻辑设计；评估模块的性能、面积和功耗； 3.制订模块的单元验证方案与计划，完成模块级的验证，编写验证报告； 4.使用Spyglass完成模块的Quality Check（lint/CDC）； 5.配合集成工程师完成代码集成，包括但不限于：时钟/复位设计，中断连接，低功耗设计； 6.支持综合/DFT/后端的工作； 7.编写用户手册； 任职要求： 1. 本科及以上学历，集成电路、微电子、电子信息等相关专业； 2. 熟悉Verilog，有项目开发经验者优先； 3.有良好的英语阅读能力，能够阅读英文技术资料； 4.细致、稳重，应具有一定的组织能力、团结能力和协作协调能力有良好的学习能力和沟通能力； 其他要求：熟悉Verilog，有项目开发经验者优先