紫光展锐笔试

历年招聘笔试真题
题库题量
74 道
题型
2 类
真题改编
74 道
模拟考卷
30 题
中大厂半导体

紫光展锐校园招聘笔试专题。题库共 74 题,科目构成:综合知识 65 题 · 编程语言 4 题 · 电子电路 3 题 · 数据库 2 题。题目整理自公开渠道的历年笔试真题与高频考点,科目分布参照该单位历年笔试结构,并配套行测等公共能力科目题库;适合考前定向刷题与模拟考试,不代表企业实际出题。

开始练习整套练习与模拟考需登录 · 题目可免费逐题作答

按知识模块练只看这一块知识点,最常用

知识模块题量说明
综合知识›65-
其他 💻+›9另 3 类:编程语言、电子电路、数据库

题目列表共 74 道 · 第 1/2 页 · 点题即可作答

数据库单选难度 3真题改编 · 2024
1. timescale 1ns/1ps fork begin #1;end begin #2;end join_none $display($time); 上述代码中需要等待多长时间?()
练习本题 ›
综合知识单选难度 3真题改编 · 2024
2. 数据位宽8bit,地址位宽13bit的RAM,其大小为多少?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
3. 下列哪些方式可以减少亚稳态问题的影响?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
4. At which level is STA usually done?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
5. 下面哪种方式可以对时序进行检查?
练习本题 ›
电子电路单选难度 3真题改编 · 2024
6. 三极管作为开关时工作在什么区域?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
7. 下列语句哪一条不能在module中独立存在?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
8. 请选出以下能实现burst传输的片内总线?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
9. 下面那些是基于Systemverilog的验证方法学?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
10. 芯片设计关注的PPA具体指哪几个方面?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
11. Verilog语言与C语言的区别,不正确的描述是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
12. 组合逻辑电路通常由什么组合而成?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
13. 循环体至少被执行次的语句是?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
14. 请找出以下总线中的串行总线?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
15. 在systemverilog中声明随机变量的关键词为?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
16. 假设在CRC校验中使用的生成多项式是G(X)=X^3+X+1,4位的原始报文为1010,求编码后的报文?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
17. 下列描述中采用时钟正沿触发且reset异步下降沿复位的代码描述是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
18. Verilog与其他编程语言有哪几种接口机制?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
19. AX14不包括下面哪个接口信号?
练习本题 ›
编程语言单选难度 3真题改编 · 2024
20. C++中,下面表达式计算结果为4的是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
21. 以下对hold timing有帮助的是?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
22. 代码覆盖率主要包含?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
23. linux下,删除文件命令?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
24. 关于时序逻辑电路Pipeline设计说法正确是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
25. Verilog HDL中信号没有定义数据类型时,缺省为什么数据类型?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
26. In Verilog_hdl,a=4'b1011,so &a=?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
27. 在verilog HDL的always块语句中的语句是如何执行的?
练习本题 ›
数据库单选难度 3真题改编 · 2024
28. 'timescale 1ns/1ps fork begin #1;end begin #2;end join_none Sdisplay($time); 上述代码中需要等待多长时间? A.1ns B.2ns C.3ns D.4ns
练习本题 ›
综合知识单选难度 3真题改编 · 2024
29. 运算assign SUM=a[7:0]+b[7:0] +c[7:0] +d[7:0]+e[8:0],为了SUM没有溢出,SUM的位宽最小为多少?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
30. 以下哪些是第三代移动通信标准?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
31. 在验证中下列关于代码覆盖率描述错误的是?
练习本题 ›
电子电路多选难度 3真题改编 · 2024
32. 数字电路的验证维度有哪些?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
33. UPF描述了以下哪些信息?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
34. 一个数组元素a[l]与下面哪个表示等价?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
35. 在veriliog HDL的always块语句中的语句是如何执行的?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
36. 芯方中设计中功耗密度过大,会产生什么不良影响?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
37. 下面哪个选项不可以消除hold time violation?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
38. 下列关于Setup/Hold Time说法正确的是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
39. 在设计中出现端口和驱动该端口位宽不匹配的情况,verilog/systemverilog默认处理方法错误的是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
40. 下列描述中采用时钟正沿触发目reset异步下降沿复位的代码描述是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
41. How many logic gates(only NAND and NOT gate)used in a D latch?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
42. 下列数据类型中属于四状态类型的有哪些?
练习本题 ›
综合知识多选难度 3真题改编 · 2024
43. 下面哪些是AHB的特性?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
44. 在verilog中,以下不属于分支语句的是?
练习本题 ›
编程语言单选难度 3真题改编 · 2024
45. 关于this指针使用做法正确的是?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
46. 一个八位D/A转换器最小电压增最为0.011V,当输入10011100时,输出电压为( )V?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
47. 组合逻辑电路通常由什么组合而成?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
48. 项目后仿阶段,不需要哪个文件?
练习本题 ›
综合知识单选难度 3真题改编 · 2024
49. 以下哪项工作需要手工进行门级设计?
练习本题 ›
电子电路单选难度 3真题改编 · 2024
50. CMOS工艺中,PMOS的衬底连接?
练习本题 ›
题目免费浏览 · 整套练习与模拟考登录后开始 · 答案与解析登录后可见